AI全自主设计RISC-V CPU内核：Design Conductor的意义
Verkor.io 的 Design Conductor 系统在12小时内自主完成了一个完整的 RISC-V CPU内核（VerCore）的设计，包括寄存器传输级（RTL）文件编写、布局布线、功能验证——全程无需人类介入。这不是AI辅助写代码片段，而是从规格说明书到可流片GDSII文件的全流程自主完成。
关键进展：从片段到全核
AI设计芯片的发展脉络：
- 2020年：用GPT-2设计逻辑电路片段
- 2023年：GPT-4辅助设计8位处理器（含新指令集）
- 2024年：多种LLM可设计基础功能芯片（但常有问题）
- 2025年12月：Design Conductor — 从规格到完整内核，自主完成
Design Conductor 架构
Design Conductor 不是AI模型，而是一个Agent Harness（智能体编排框架）：
- 基于LLM构建，模仿人类芯片架构师的工作流
- 步骤结构化：规格分析 → RTL编写与调试 → 电源/时序/布局 → 验证
- 管理子智能体和关联文件数据库
- 使用 OpenROAD 等开源工具辅助布局任务
- 仅需输入219词的规格说明，即可输出GDSII文件
VerCore CPU性能
- 时钟频率：1.48 GHz
- CoreMark跑分：3,261
- 性能对标：Intel Celeron SU2300（2011年 Penryn架构）
- 指令集：RISC-V（开放标准）
- 工艺节点：ASAP7 PDK（模拟7nm，学术设计套件）
- 验证方式：Spike RISC-V ISA模拟器+uCLinux运行
尚未物理流片——目前只在仿真中验证。但这已足够证明AI agentic系统可以从零设计并验证完整CPU内核。设计文件计划于2026年4月底公开发布。
为什么这很重要
这不是性能最强的CPU，但它是第一个由AI智能体从规格到验证完整设计的RISC-V内核。之前的AI芯片设计要么只做片段，要么需要大量人工介入。
一个值得注意的细节：2025年中期，AI模型还无法设计浮点乘法器，但到12月已经能设计完整CPU内核。Ravi Krishna的评价："如果现在做不到，六个月后就可以了。这件事是令人恐惧还是好事？"
局限性
- 性能仅相当于2011年的入门级CPU
- 尚未实际流片（仅仿真验证）
- 对需要并行化设计任务的提升有限制
- 主流EDA厂商（Synopsys/Cadence）尚未宣称达到同等程度的全流程自主
影响判断
AI芯片设计的"能力边界"正在快速扩展。Design Conductor的意义不在于VerCore本身的性能，而在于证明了端到端自主芯片设计的可行性正在变为现实。